Các kỹ sư sử dụng trường điện để tạo mạch vượt giới hạn của silicon

Các nhà nghiên cứu đã phát triển một phương pháp mới để chế tạo mạch logic mỏng nguyên tử sử dụng các chất bán dẫn hai chiều (2D), nhằm khắc phục những hạn chế của việc thu nhỏ transistor dựa trên silicon truyền thống. Việc chế tạo silicon thông thường gặp khó khăn ở kích thước nano do hiện tượng nhiễu điện, rò rỉ và quy trình sản xuất phức tạp, thúc đẩy việc khám phá các vật liệu thay thế như molybden disulfide (MoS₂) và tungsten diselenide (WSe₂). Các vật liệu 2D này cung cấp khả năng vận chuyển điện tích hiệu quả và có thể điều chỉnh loại transistor, nhưng việc tích hợp chúng vào mạch trên quy mô lớn gặp khó khăn vì các phương pháp hiện tại dựa vào nhiệt độ cao, môi trường chân không hoặc việc đặt thủ công, làm cản trở sản xuất đồng nhất và quy mô lớn. Phương pháp mới kết hợp kỹ thuật tách lớp điện hóa dựa trên dung dịch để tạo ra các tấm nanosheet 2D lớn và ổn định với việc lắp ráp có hướng dẫn bằng trường điện để định vị chính xác MoS₂ loại n và WSe₂ loại p giữa các điện cực mà không cần sử dụng kỹ thuật khắc hoặc bước nhiệt độ cao. Tách lớp điện hóa sử dụng điện áp để chèn ion giữa các lớp tinh thể, nhẹ nhàng tách chúng thành các tấm nanosheet kích thước micron treo lơ lửng.